HOME > 製品/サービス紹介 > FPGA設計品質向上サービス

FPGA設計品質向上サービス

コンセプト

近年のFPGAの進歩は目覚ましく、量産タイプにおいても搭載ゲート規模が大規模となってきております、FPGAを正常動作させるまでの評価期間、検証期間の長期化が問題視されており、製品開発のTime to Marketの大きな妨げとなっております。
FPGA設計品質向上サービスでは、仕様書からRTLを自動生成、検証項目抽出やシミュレーション、性能評価、非同期回路のCDC検証、検証プラットフォームを使用したファームウェアのデバッグ効率化まで、様々な切り口からFPGA開発を捉えます。

FPGA検証サービス

SoC検証の手法をFPGA設計に取り入れていただくことにより、FPGA設計品質の向上を図ります。また、作成したテストベンチを使用することで、性能評価を行うこともでき、仕様の早期確定を実現します。

非同期回路(CDC)検証サービス

非同期回路では、メタ・ステーブル、リコンバージェンス問題、データの取りこぼし問題など、さまざまな問題が発生する可能性があります。これらの問題が発生した場合、不定期に発生することや、再現性の問題によって解析が困難な状況になるため、開発スケジュールに多大な影響をおよぼします。
当社では、フォーマル検証を行うことによって、シミュレーションレスで非同期回路問題を解決します。
高価なフォーマル検証ツールを導入できないお客様も、当社が非同期回路(CDC)検証を行うことで、同期化ルールに違反した箇所を確認できるため、設計段階で問題を解決することが可能です。

ファームウェア検証プラットフォーム構築サービス

ファームウェア検証プラットフォームを使用して、ハード・ソフト協調検証を行うことで、ファームウェア開発を前倒しすることができます。
シミュレーション環境を当社が準備することで、実機レスでファームウェアの検証を行うことができるため、ボード評価期間を劇的に短縮することが可能です。
SystemC、SystemVerilogどちらでも対応可能です。