よくある質問 (SpecInsight-REG)
SpecInsight-REGの特徴について
Q. SpecInsight-REGとはどのようなツールですか？
A. SpecInsight-REGはレジスタモジュールHDLを自動生成ツールです。レジスタ仕様からHDLを自動生成します。
主な特徴は以下の通りです。
- レジスタ仕様を定義するフォーマットを提供します。
- レジスタ仕様から、レジスタモジュールを自動生成します。
- レジスタモジュールは、AXI4 Liteを持ちます。
今後AXI3、AXI4、AHB、APB、Avalonインタフェースをサポートする予定です。
Q. SpecInsight-REGを使用すると、どのようなメリットがありますか？
- SpecInsight-REGを使用することで、面倒で単純ミスが発生しやすいレジスタモジュールを簡単な操作で作成することができます。
- HDLを自動生成する前に、回路構成のミスや矛盾をチェックできます。
これにより、仕様書レベルでの間違いをなくすことができます。 - 仕様変更が発生した場合、HDLを修正するのではなく仕様書を修正してからHDLを生成することで、いつでも仕様書とHDLの不整合を防ぎます。更に設計資産を仕様書レベルで管理できます。
Q. ツールの機能理解や操作は簡単に習得できますか？
A. SpecInsight-REGの操作は簡単に習得できます。
操作方法は、GUI上からHELP画面を表示して調べることができます。
また、レジスタ仕様のサンプルを提供しているので、このサンプルを参考にすることで操作方法を容易に習得することができます。その内容はHELPにも記載されています。
Q. RTLにコメントを入れることはできますか？
A. 可能です。自動生成されたHDLにはレジスタ仕様に記載したコメントが入ります。
Q. RTLはどのような構成で出力されますか？
A. HDLは、バスインタフェースモデルとレジスタコアモデルに分かれます。バスインタフェースモデルとコアモデル間は簡単なプロトコルになっています。
Q. レジスタの種類は選択が可能ですか？
A. フリップフロップ/メモリ/FIFO形式から選択可能です。
Q. アドレス幅/データ幅は固定になりますか？
A. アドレスは1～32bit、データ幅は8bit/16bit/32bitから選択可能です。
Q. SpecInsight-REGのサンプルデータは入手できますか？
A. SpecInsight-REGをご購入いただいたお客様は、オンラインサポートページからサンプルデータをダウンロードすることができます。
SpecInsight-REGのサポート範囲について
Q. HDL記述言語は何ですか？
A. VerilogHDLとVHDLに対応しています。
Q. EXCELのフォーマットはどのバージョンに対応していますか？
A. Excel2016/2013/2010/2007で動作確認済みです。
制限事項について
Q. バスインタフェースモデルはユーザーが変更、新規開発できますか？
A. バスインタフェースモデルをユーザー側で設計してツールに登録することはできません。バスインタフェースを指定しない場合、汎用バスプロトコルがそのまま出力されますので、お客様の方でそれに合わせた回路を設計することになります。汎用バスプロトコルはマニュアルに記載しています。