SoC/FPGA設計、IoT開発のベストパートナー
SpecInsight-TEX(テストベンチ自動生成)
コンセプト
当社では、お客様に、仕様書と設計・検証の連動性をコンセプトとした商品をご提案いたします。SpecInsight-TEXは、機能仕様書の情報からシミュレーション用の検証環境を自動生成することで、設計初期段階でのRTLの品質向上を実現し、最終製品の設計品質向上や、開発TATおよびコスト削減を図る、というコンセプトのもとに、当社で開発したツールです。
SpecInsight-TEXの機能
SpecInsight-TEXは、以下の優れた機能を持っています。
・仕様書用に作成したタイミングチャートから、テストベンチの入力情報を生成します
・複数のタイミングチャートを組み合わせて検証シナリオを作成できます
・テストベンチ記述言語は、Verilog または VHDL から選択可能です
SpecInsight-TEXを使用することで、テストベンチに不慣れな人でも簡単にシミュレーションを実行できるため、設計の初期段階で簡単にシミュレーションによる動作確認ができます。
テストベンチ出力例
複数のタイミングチャートを組み合わせて、検証シナリオを作成することができます。
特長
・タイミングチャートがあれば、簡単な操作でテストベンチを作成できます
・RTLとテストベンチは入出力端子表から自動で接続します
・SpecInsight-ACEで生成したアサーションも簡単に取り込めます
よくあるご質問
SpecInsight-TEXについて、より詳しく知りたい方のために、よくあるご質問をまとめております。
