SpecInsight 春のキャンペーン開催中!! 1ライセン無償提供!! - CMエンジニアリング
SoC/FPGA設計、IoT開発のベストパートナー

SpecInsight 春のキャンペーン開催中!! 1ライセン無償提供!!

 みなさん、仕様書は作成していますか?

CMエンジニアリングは、仕様書作成支援ツール「SpecInsight」をご提供しております。

SpecInsightは、FPGA/SoCの仕様書作成の負担を軽減するとともに、設計/検証データを自動生成する機能により、TAT短縮、コスト削減にも貢献します。

現在、お得なキャンペーンを実施中です。この機会にぜひ導入をご検討ください。

【お得な情報】

SpecInsightは、保守費不要で無料バージョンアップに対応いたします! 

☆ SpecInsight 春のキャンペーンのお知らせ ☆

期間中にSpecInsightをご購入いただいた場合、オプションライセンスをプレゼントいたします。プレゼントの内容は以下の通りです。

      (オプションライセンス)

SpecInsight-NEO + RTLから端子表を生成する機能

SpecInsight-REG + RTLから端子表を生成する機能

SpecInsight-ACE + タイミングチャートエディタ

SpecInsight-TEX + タイミングチャートエディタ

キャンペーン期間 : 4月30日まで 

☆ 2016年の SpecInsight 追加/改良機能のまとめ ☆

SpecInsightは、お客様の声を反映して日々進化しております。2016年に追加/改良した機能をまとめてご紹介いたします。気になる機能がございましたら、お気軽にお問合せください。

◆Vivado Design Suiteとの連携を強化しました。

・Vivado向けプロジェクト追加スクリプト、シミュレータスクリプトを生成します。

・xdcフォーマッの制約ファイルを生成します。

◆Excel端子表、レジスタ仕様のチェック機能を強化しました。

・端子表のチェック項目を追加しました。(8→30項目)

・レジスタ仕様のチェック項目を追加しました。(20→40項目)

・エラーの解析機能を強化しました。  ⇒Excelファイル上にエラー発生個所を示します。

・チェック項目毎にエラーレベル(セベリティ)を設定できます。

・端子表にパラメータを使用できるようになりました。  ⇒ビット幅などをパラメータ表記できます。

◆RTLからExcel端子表を生成する機能を追加しました。

・RTLのポートリストからExcel端子表を生成します。  ⇒RTL上のコメントもExcelに反映することができます。

・Verilog-2001記述にも対応します。

・RTLにパラメータを使用している場合、Excel端子表もパラメータ化できます。

◆より複雑なアサーションを表現できるようになりました。

・シーケンスを表現できるようになりました。

・シーケンスに名前を付与する機能を追加しました。

◆タイミングチャート作成をより効率アップするための改良を行いました。

・エディタの表示方式を一新し、より分かり易い表示に見なおしました。

・マウス入力に加え、キーボードからも軽快に波形編集が行えるようにしました。

・端子や信号の挿入・削除機能を強化しました。  ⇒仕様変更時の修正が容易になります。

・コピー&ペースト、Undo/Redo機能の操作性を向上しました。

◆オフショアで活用できる機能を追加しました。

・ツールメニューを英語表示に切り替えられます。

・アサーションの説明のみ英語に切り替える機能を追加しました。

◆制限事項を削減しました。

・バス表記(LSBファーストのみ)などの制限事項を無くしました。

・HDLコード出力時に、モジュール間結線信号(wire)の命名則を指定できるようになりました。

・タイミングチャートエディタの方向/説明欄の表示/非表示を設定できるようになりました。