SpecInsight-REG(レジスタモジュール生成) - CMエンジニアリング
SoC/FPGA設計、IoT開発のベストパートナー

SpecInsight-REG(レジスタモジュール生成)

コンセプト

当社では、お客様に、仕様書と設計・検証の連動性をコンセプトとした商品をご提案いたします。SpecInsight-REGは、レジスタ仕様からレジスタモジュールのRTLを自動生成することで、仕様書との連動性を確保し、最終製品の設計品質向上や、開発TATおよびコスト削減を図る、というコンセプトのもとに、当社で開発したツールです。

SpecInsight-REGの機能

SpecInsight-REGは、以下の優れた機能を持っています。

・レジスタ仕様からレジスタモジュールRTLを自動生成します
・RTL記述言語は、Verilog または VHDL から選択可能です
・バスインタフェースは標準バスをサポートします

レジスタ数が多くても、レジスタ仕様を定義すれば簡単にRTLを生成できるため、仕様書やRTLの形式を統一することができます。

SpecInsight-REG実行手順

以下の3ステップで、RTLを自動生成することができます。

  1. Excelフォーマットでレジスタ仕様を定義
    1. レジスタグループを検討
    2. 各レジスタの詳細仕様を定義(アドレス、属性など)
  2. SpecInsightにてデザインルールチェックを実行
    1. レジスタ名、信号名の重複、アドレス範囲の重複等をチェック
  3. SpecInsightでRTL自動生成を実行
    1. 生成するRTLの言語とバスインタフェースを選択し、自動生成を実行

特長

・レジスタ仕様からレジスタモジュールRTLを自動生成します
・RTL記述言語は、Verilog または VHDL から選択可能です
・バスインタフェースは標準バスをサポートします

よくあるご質問

SpecInsight-REGについて、より詳しく知りたい方のために、よくあるご質問をまとめております。

ムービーで見るSpecInsight-REG