よくある質問 (SpecInsight-TEX)
SpecInsight-TEXの特徴について
Q. SpecInsight-TEXとはどのようなツールですか？
A. SpecInsight-TEXは、仕様書用のタイミングチャートと回路の端子情報をもとにテストベンチ及び入力値を生成するタスクを作成するツールです。
主な特徴は以下の通りです。
- タイミングチャート作成用の専用エディタにより仕様書用のタイミングチャートを効率よく作成することができます。
- 仕様書用に作成した短いのタイミングチャートを複数組み合わせて、検証シナリオを作成することができます。
- タイミングチャート上でプロシージャ（タスク）、for文、while文などを指定することができ、入力値の作成を効率化します。
- 入出力端子表をもとに、HDLとテストベンチの接続も自動生成します。
Q. SpecInsight-TEXを使用すると、どのようなメリットがありますか？
- 仕様書用に作成したタイミングチャートを利用して、簡単にテストベンチを作成することができます。
お客様はテストベンチ記述に習熟していなくても、HDL設計後すぐにシミュレーションを実行することができます。 - 検証の初期段階でシミュレーションにて動作確認することにより、HDLの初期品質を上げ、実機検証の立ち上げを加速します。
実機検証からHDL修正への手戻りがなくなるため、検証のTATを大幅に削減することができます。 - テストベンチの作成ミスによる検証漏れや入力タイミングの間違いを防ぎます。
タイミングチャートを正しく作成すれば、検証品質を各段に向上することができます。 - 簡単な操作でタイミングチャートを作成することができるので、仕様書の作成効率が大幅にUPします。
（Excelでタイミングチャートを作成している方には朗報です） - 作成したタイミングチャートを資産として再利用することができます。
例えば、社内の標準バスのタイミングチャートを、複数のプロジェクトで簡単に再利用できるようになります。
もちろん、信号名の変更やタイミングチャートの変更も簡単にできます。
資産を蓄積することにより、時間がかかっていたタイミングチャート作成から解放されます。 - 面倒なタイミングチャートの作成が簡単になるので、仕様書を作成する意欲が湧きます。
Q. ツールの機能や操作は簡単に習得できますか？
A. SpecInsight-TEXの操作は簡単に習得できます。
操作方法は、GUI上からHELP画面を表示して調べることができます。
また、チュートリアルとサンプルデータを用意していますので、お客様は、このデータを使って一連の操作を体験することができます。
Q. タイミングチャートにコメントや説明文を入れることはできますか？
A. タイミングチャート上に、任意のコメントや説明文を入力することができます。また、○や→などの図形を記入することもできます。
Q. タイミングチャートは、SpecInsight-ACE（アサーション編）にも使用できますか？
A. 使用できます。
Q. 複数のクロックは使用できますか？
A. はい。テストベンチ中で複数のクロックを定義して利用することができます。
Q. 出力データの期待値チェックはどうしていますか？
A. 基本的に、このツールはスティミュラス（入力端子への値の代入）により、DUVを動作させることを目的としています。
個々の検証対象毎に期待値を作成する機能などは有しておりません。
しかしながら、タイミングチャートのポイント、ポイントに「出力値は期待値と等しいか」のチェックを行う記述をタイミングチャートに指定することができます。
また、SpecInsight-ACEでアサーションを作成し、それをテストベンチ内に組み込むことでチェックするという方法がとれます。
Q. SpecInsight-ACEで作成したアサーションを利用できますか？
A. はい。SpecInsight-ACEが出力したアサーションコードを利用することができます。
アサーションモジュールが出力したアサーションモジュールのファイルを利用できます。ユーザー様が作成したファイルも可能です。
Q. SpecInsight-TEXのサンプルデータは入手できますか？
A. SpecInsight-TEXをご購入いただいたお客様は、オンラインサポートページからサンプルデータをダウンロードすることができます。ダウンロードしたサンプルデータは、SpecInsight-TEXにインポートして利用することができます。
SpecInsight-TEXのサポート範囲について
Q. HDL記述言語は何ですか？
A. VerilogHDLとVHDLに対応しています。
Q. サポートするシミュレータは何ですか？
A. SpecInsight-TEXで生成したテストベンチは、Mentor社、Synopsys社、Cadence社のシミュレータで動作確認しています。
さらに、Silvaco社のシミュレータ、Xilinx社 Vivado Design Suiteのシミュレータで動作確認しています。
Q. シミュレーション結果の波形表示用のデータベース出力の指定は可能ですか？
A. FSDB/VPD/WLF/SHM/VCD出力を指定できます。
Silvaco社シミュレータ、Xilinx社Vivado Design Suiteシミュレータのフォーマットをサポートしています。
制限事項について
Q. アナログ回路の検証に適用できますか？
A. ディジタル回路が対象です。アナログ回路には対応していません。
Q. SystemVerilog/UVM等の最新の検証メソドロジーに対応していますか？
A. SpecInsight-TEXは、現バージョンではSystemVerilogには対応していません。生成するテストベンチはVerilogHDL/VHDLのみです。
その他
Q. テストベンチを記述したことがありません。Verilogまたは、VHDLのテストベンチ記述について教えてもらえますか？
A. 営業窓口までご相談願います。
Q. シミュレーションをあまり実行したことがありません。シミュレータの実行方法やデバッグ方法を教えてもらえますか？
A. 営業窓口までご相談願います。