SpecInsightファミリは、仕様書の情報から設計、検証に必要なデータを自動生成することで、設計初期段階でのRTLの品質向上を実現し、最終製品の設計品質向上や、開発TATおよびコスト削減を図る、というコンセプトのもとに、当社で開発した製品群です。
SystemVerilogを使用したランダム検証の導入や、Verilog-AMSによるミックスド・シグナル検証は製品品質向上に非常に高い効果を示します。
しかし、新しい言語の習得が必要であることや、設計フローの見直しなど、環境導入には高い壁があるといわれております。
CMEでは、これらの手法をを簡単に導入するためのソリューション、SAQuT!をご提供しております。